赣州市网站建设_网站建设公司_React_seo优化

Bandgap 带隙基准，基准电压，参考电压，带启动电路，无版图，提供的工艺.13um，适合新手学习。 电路结构为： 1.电压模+亚阈值补偿电路+cascode提高psrr 2.运放采用了二级运放+密勒电容电容+调零电阻结构。 非常适合新手入门 1.直接安装就可以跑了 2.跑出经典抛物线曲线 3.测试电源抑制比psr 4.稳定性仿真，整个环路的增益和相位怎么仿真5.瞬态看电路能否启动 送好几篇经典的BG伦文和提供仿真的参考资料

先看电路骨架：电压模结构打底，亚阈值补偿防温度曲线飘移，cascode电流镜直接把PSRR顶到60dB以上。运放是二级架构配了调零电阻，实测相位裕度能稳在65度左右。新手注意看这几个补偿点——密勒电容我习惯取2pF起步，调零电阻用个20kΩ先试试水，具体参数咱们后面仿真还能调。

装环境这事有讲究。直接扔个PDK路径设置给大家看：

set PDK_PATH /home/user/tech_13um setenv CDS_Netlisting_Mode "Analog" libgen -i bg_core -l $PDK_PATH/tech.lib

遇到工艺文件报错多半是路径没设对，记得检查tech.lib里MOS管的模型名是不是匹配。

温度扫描脚本要带抛物线那味：

.DC TEMP -40 125 1 .MEASURE VREF FIND V(bg_out) AT=27

跑完直接在波形窗口敲个"plot derivative(vref)"，出来的曲线中间鼓两边塌就对味了。我之前有个版本在低温段翘尾，后来发现是补偿管子的W/L比没调好，从3u/1u改成5u/1u立马顺溜。

测PSRR得玩点花的：

psrr_analysis begin ac dec 100 1 100Meg param VDD=3.3 end

关键看1kHz到10MHz这段衰减斜率，cascode结构这时候就显灵了。某次手贱把cascode管换成普通镜像，PSRR直接从68dB掉到42dB，电源上有点毛刺输出就跟着抖。

稳定性仿真新手容易踩坑。环路增益别傻傻地直接跑AC，得用stb分析：

stb::probe v("opamp_out") stb::analysis type=openloop run plot phase_margin

注意探针要打在运放输出端，不然测的是局部环路。有次相位曲线在0dB点卡在89度，差点以为是震荡前兆，后来发现是运摆率不够导致的假象。

启动电路验证最刺激：

.TRAN 1n 10u set VDD=0 alter VDD 0->3.3 in 1u

看着输出电压像坐过山车一样冲高回落，最后稳在1.2V才算合格。有个坑爹版本卡在200mV死活起不来，查了三天发现是启动管子的栅极漏电，加了级反相器才解决。

最后甩几个必读论文：IEEE那篇《A 1.2V Bandgap...》讲补偿技巧特实用，JSSC 2003年那期有个运放结构对比表格。仿真模板建议参考Baker的那本红皮书附录，里面spice deck可以直接扒下来改参数。

这版Bandgap调通后流片实测温漂9ppm/℃，比仿真预期还稳。新手记住：先跑通标准流程，再折腾蒙特卡洛分析那些高级玩法。仿真时多按F3看节点电压，很多时候比公式推导更直球。