24-NT5CC128M16IP-DI DDR3L芯片 2Gbit

张开发
2026/4/7 6:33:20 15 分钟阅读

分享文章

24-NT5CC128M16IP-DI DDR3L芯片 2Gbit
NT5CC128M16IP-DI DDR3芯片 2Gbit芯片介绍南亚科技生产的 2Gb (128M x 16) DDR3L SDRAM 芯片封装形式VFBGA-96关管脚功能说明核心电源与地VDD / VDDQ (电源)VDD为核心逻辑电路如地址解码器、控制逻辑等供电通常为1.35V ±0.075V。VDDQ为输出缓冲器即数据输入/输出电路供电电压与VDD相同1.35V。分开供电有助于减少噪声干扰。VSS / VSSQ (地)VSS核心逻辑电路的地。VSSQ输出缓冲器的地。时钟与地址控制CK, CK# (差分时钟输入)所有命令和地址的采样都以此差分时钟的交叉点为参考。CK为正相时钟CK#为反相时钟。DDR3采用差分时钟以提高抗噪性和时序精度。CKE (时钟使能)高电平时使能内部时钟电路和输入缓冲器。低电平时芯片进入低功耗状态如自刷新或掉电模式。这是实现节能的关键信号。CS# (片选)低电平有效。当CS#为高时该芯片被“取消选中”所有命令被忽略。这是多芯片系统中选择特定芯片的关键信号。命令输入这三个信号共同构成命令在时钟上升沿被采样。6.RAS# (行地址选通)7.CAS# (列地址选通)8.WE# (写使能)*RAS#、CAS#、WE#这三个信号的不同组合在CS#有效时定义了具体的操作命令如激活ACT、读RD、写WR、预充电PRE、刷新REF等。地址与存储体选择A[15:0] (地址输入)复用地址总线。在“激活”命令时提供行地址在“读/写”命令时提供列地址和自动预充电位A10。其中A10在读写命令时有特殊功能高电平表示操作后对该存储体执行自动预充电。A12在刷新命令时用于选择自动刷新REF还是自刷新SREF。其他高位地址如A15, A14等用于选择行。BA[2:0] (存储体地址输入)用于选择芯片内部的8个存储体Bank之一。每个存储体可以独立工作提高并发效率。ODT (片上终端电阻使能)高电平时在芯片内部为数据DQ和数据选通DQS信号启用终端电阻。这能改善信号完整性特别是在高速运行时减少PCB板上的反射无需外接电阻。其值可通过模式寄存器设置。数据输入/输出DQ[15:0] (数据输入/输出)16位双向数据总线。在读写操作时传输数据。采用源同步时序与DQS信号边沿对齐。DQS, DQS# (差分数据选通)读操作时由内存芯片产生边缘与读出的数据DQ中心对齐。控制器用此信号来采集数据。写操作时由内存控制器产生边缘与写入的数据DQ边缘对齐。内存芯片用此信号来采集控制器发来的数据。与时钟类似采用差分形式DQS/DQS#以提高抗噪性。其他功能RESET# (复位)低电平有效。这是DDR3新增的重要功能。当RESET#为低时强制终止所有操作将芯片置于已知的闲置状态不要求保持供电。用于快速初始化或从错误状态恢复。TDQS / TDQS# (终端数据选通)当芯片配置为x8模式时此芯片是x16此功能通常不使用此引脚用作额外的数据选通终端。在x16模式下此引脚应保持悬空或不连接NC。DM (数据掩码/写使能)对于此芯片这个信号标注为“WOM”的可能性也存在但标准名称是DM。在写操作时DM信号作为字节写入掩码。当DM为高时对应的字节对于x16芯片每个DM对应一个字节即8位的数据在写入时被屏蔽忽略。在读操作时无效。注意有些DDR3芯片特别是x16配置可能有两个DM信号如UDM、LDM分别对应高字节和低字节。请务必以该芯片的官方数据手册为准。空脚NC (No Connect)不连接。内部无电路应保持悬空。总结表格以常见96-ball FBGA封装为例引脚类型符号名称与功能关键说明电源VDD, VDDQ核心与I/O电源 (1.35V)地VSS, VSSQ核心与I/O地时钟CK, CK#差分系统时钟所有动作的基准控制CKE时钟使能控制省电模式CS#片选使能芯片RAS#, CAS#, WE#命令输入组合成具体命令地址A[14:0]复用地址总线传送行/列地址BA[2:0]存储体地址选择8个Bank之一数据DQ[15:0]双向数据总线16位宽DQS, DQS#差分数据选通读写数据的同步时钟特性ODT片上终端使能改善信号完整性RESET#复位DDR3新增强制初始化DM (或 WOM)数据掩码写操作时屏蔽字节TDQS/TDQS#终端数据选通x16模式下通常为NC空脚NC无连接悬空即可VREFCA 和 VREFDQ 分别是命令/地址总线和数据总线的参考电压。它们不是电源而是用于判断输入信号逻辑“0”和“1”的判决门限。• 它将接收到的信号如 A0与一个参考电压VREF进行比较。• 如果信号电压 VREF则判为逻辑 ‘1’。• 如果信号电压 VREF则判为逻辑 ‘0’。ZQ引脚连接一个外部的高精度参考电阻芯片内部电路通过这个电阻来“测量”和“调整”自己确保其在各种工艺、电压、温度条件下输出信号的电气特性始终符合规范。

更多文章