防城港市网站建设_网站建设公司_AJAX_seo优化

Day1重点结构知识

ARM体系结构的入门课程，主要围绕硬件学习的特点、计算机系统的基本组成、各类处理器架构（CPU、GPU、DSP、MCU、MPU、SoC）的区分与应用场景，以及ARM指令集架构（RISC）与寄存器、总线、缓存、MMU等核心概念展开。

再通过芯片封装类型、半导体器件（如三极管、MOS管、门电路）、存储器体系（SRAM/DRAM/Flash）、总线结构、处理器工作模式、异常处理机制及异常向量表等核心知识点，并结合硬件实例与工程实践进行深入剖析。旨在帮助学生建立从底层硬件到系统架构的完整认知框架，为后续裸机开发与汇编编程打下坚实基础。

1. 硬件学习的特点与方法

• 学习方法调整：硬件学习与软件有本质差异，知识点离散且高度耦合，容易让人感到困惑；需摒弃“只写代码”的习惯，重点在于调试与查阅芯片手册，强调“三分写，七分调”02:31。
• 知识框架优先：面对离散而耦合的知识体系，必须先建立整体架构，再逐步填充细节，否则学习效率低下；鼓励学员克服初期挫败感，坚持积累。

2. 计算机系统与嵌入式设备基础

• 嵌入式定义：嵌入式系统是以应用为中心、以计算机技术为基础、软硬件可剪裁的专用计算机系统，强调低功耗、小体积、高可靠性。
• 系统组成：计算机系统由运算器、控制器、存储器、输入设备、输出设备五大部件构成，其中运算器与控制器合称CPU，存储器包含寄存器、缓存、内存、外存等不同类型。

3. 处理器类型与架构区分

• 通用与专用处理器：CPU为通用处理器，擅长综合决策；GPU为专用处理器，专长于大规模并行浮点运算（如图形处理）；DSP为数字信号处理器，针对高强度数学运算（如卫星定位算法）优化。
• 嵌入式术语：MPU（微处理单元）为高性能通用处理器，常用于手机SoC；MCU（微控制器）强调高集成度与控制功能，常用于单片机；SoC（片上系统）是将MPU/MCU、外设、存储等集成于单一芯片的设计理念，如开发板使用的i.MX6ULL芯片。

4. ARM架构与指令集

• RISC vs CISC：ARM采用精简指令集（RISC），通过简化指令、减少硬件电路、依赖编译器优化，实现低功耗与小体积，适合移动设备；X86采用复杂指令集（CISC），指令丰富但功耗高，适用于PC。
• ARM内核系列：Cortex-A系列用于应用处理（如手机）、Cortex-R用于实时控制（如汽车电子）、Cortex-M用于微控制器（如STM32）；指令集版本从ARMv1到v9，商用版本主要为v4–v9，当前主流为v9。

5. 内核结构与硬件交互机制

• 寄存器与总线：Cortex-A7内核包含16个32位通用寄存器（R0–R15）、ALU（算术逻辑单元）；通过32位数据总线、地址总线、控制总线与RAM、外设寄存器通信；外设寄存器（如GPIO、UART）可被指针访问，但内核寄存器需通过汇编直接操作。

• 缓存与MMU：为提升性能，需开启指令缓存（I-Cache），关闭数据缓存（D-Cache），避免外设寄存器数据被缓存导致控制失效；MMU（内存管理单元）实现虚拟内存映射，裸机开发中必须关闭，以确保直接访问物理地址。
• 状态寄存器：CPSR（当前程序状态寄存器）与SPSR（备份程序状态寄存器）用于保存运算状态（如溢出、进位、大小端模式），是底层调试与异常处理的关键。

6. Cortex-A7内核核心部件与寄存器

• 核心部件概述：课程回顾了Cortex-A7内核中的关键硬件单元，包括算术逻辑单元（ALU）、内存管理单元（MMU）、高速缓存，以及当前程序状态寄存器（CPSR）与备份程序状态寄存器（SPSR），它们共同记录处理器的运行状态，如条件标志位、大小端模式等。
• 特殊通用寄存器的功能：R13、R14、R15分别被赋予别名SP（栈指针）、LR（链接寄存器）和PC（程序计数器）。尽管属于通用寄存器，但它们具有特殊功能，不能用于普通数据缓存。SP用于追踪栈顶位置，LR用于在函数调用时备份PC的返回地址，PC则指向即将执行的下一条指令。

7. 程序执行流程与函数调用机制

• 程序计数器（PC）的工作原理：PC寄存器在32位系统中按4字节对齐递增，顺序执行代码段中的机器指令。程序从main函数入口（如0x1000）开始，PC指向第一条指令，执行后自动+4指向下一指令，保障了程序的顺序执行逻辑。

• 函数调用与链接寄存器（LR）的作用：当执行函数调用（如BL指令）时，PC被修改为被调用函数的入口地址（如0x1300），同时当前PC值（即返回地址）被备份至LR中。函数执行完毕后，通过将LR的值恢复给PC，实现程序跳转回调用点的下一条指令，完成“保护现场”与“恢复现场”的过程。
• 栈（Stack）与SP寄存器：每个函数调用都会在栈区分配独立的栈帧，用于存储局部变量、参数和返回值。SP作为栈顶指针，动态追踪栈的生长与收缩，支持多层嵌套函数调用。当LR不足以保存多个返回地址时，系统通过栈的压栈与弹栈机制实现多级调用的地址保护。

• 硬件基础预备知识：简要介绍了二极管的单向导电性、半导体封装形式（如QFP、BGA）、开发板的最小系统组成（晶振、复位电路、JTAG调试接口、电源、RAM/Flash），为后续阅读原理图和动手实践做准备。