BongoCat桌面宠物完整指南：从零开始打造你的专属数字伙伴
2026/1/12 9:13:41
从零开始：用Altium Designer设计一块STM32最小系统板
你有没有过这样的经历？买了一堆开发板，焊了几块洞洞板，但总感觉“这电路是我画的”这件事离自己很远。其实，真正掌握硬件开发的关键一步，就是亲手完成一次完整的PCB设计流程——从原理图到Gerber文件，再到工厂打样回来能点亮的那一刻。
今天，我们就以一个经典的STM32F103C8T6最小系统板为例，带你用Altium Designer走完这个全过程。不讲空话，不堆术语，只说工程师真正关心的事：怎么画得对、布得好、出得顺、焊得亮。
为什么选Altium Designer？
市面上EDA工具不少，KiCad免费、立创EDA上手快，但如果你打算走专业路线，或者进入工业级产品开发，Altium Designer依然是目前综合能力最强的桌面端PCB设计平台之一。
它强在哪？
- 一体化环境：原理图 + PCB + 3D视图 + BOM管理全在一个工程里；
- 规则驱动设计（Rule-Driven Design）：不是画完才检查错误，而是边画边提醒你别犯错；
- 强大的高速与高频支持：差分对、等长绕线、阻抗控制一应俱全；
- 企业级库管理：适合团队协作，避免“每人一套封装”的混乱局面。
更重要的是，它的学习曲线虽然陡一点，但一旦掌握，你会发现很多“原来还可以这样”的惊喜功能。
第一步：搭架子——创建项目和绘制原理图
所有PCB设计都始于一张干净的画布。在Altium中新建一个PCB Project，然后添加一个原理图文件（.SchDoc），我们的旅程就开始了。
模块化思维：把大问题拆小
这块STM32最小系统板看似简单，其实包含多个子模块：
| 模块 | 功能 |
|---|---|
| 主控芯片 | STM32F103C8T6，ARM Cortex-M3内核 |
| 电源管理 | AMS1117-3.3V LDO，将5V转为3.3V |
| 时钟系统 | 8MHz主晶振 + 32.768kHz RTC晶振 |
| 调试接口 | SWD（SWCLK/SWDIO），用于下载程序 |
| 复位电路 | RC滤波 + 手动复位按键 |
| 用户交互 | LED指示灯、用户按键 |
我们按模块逐一绘制，而不是一股脑儿全塞进一张图里。这样做有两个好处：
1. 结构清晰，后期查错容易；
2. 可复用性强，比如下次做另一个STM32项目可以直接复制电源部分。
原理图画得对吗？三个关键点必须注意
很多人以为原理图只要连通就行，其实不然。以下三点决定了你后续会不会“踩坑”：
✅ 1. 封装一定要绑定正确
你在库里拖了个STM32符号，但它对应的PCB封装是LQFP48还是TSSOP20？如果搞错了，打回来的板子根本没法贴片！
右键元件 → Properties → Footprint，务必确认匹配的是实际使用的封装型号（如LQFP-48_7x7mm_P0.5mm）。
✅ 2. 网络标签命名要规范统一
不要一会儿写VCC、一会儿写+3V3、再一会儿又写PWR_3V3。建议统一使用标准命名：
-3V3表示3.3V电源
-GND接地
-NRST复位信号（带前缀N表示低有效）
-X1/X2标记晶振引脚
这样导出网络表时才不会因为拼写差异导致断网。
✅ 3. 电源和地要用专用端口（Power Port）
别拿导线直接连+3V3！Altium提供了专门的Power Port元件（在Miscellaneous Devices.IntLib中），它可以跨页连接相同名称的网络，还能自动识别电源层。
用了Power Port之后，ERC（电气规则检查）才能准确判断是否有悬空电源。
💡小技巧：运行Design → Compile PCB Project后，在Messages面板查看ERC警告。常见的“Unconnected Pin”或“Net has only one pin”一定要解决掉，否则导入PCB会出问题。
第二步：物理落地——封装与库管理
原理图画好了，接下来要考虑的是：“这些元器件在PCB上长什么样？”
这就是封装（Footprint）的意义。
封装是什么？一句话解释清楚
封装 = 元器件在PCB上的“脚印”
它定义了焊盘大小、位置、间距、安装孔、丝印轮廓等物理参数。
举个例子：STM32F103C8T6是LQFP-48封装，引脚间距0.5mm，外形7×7mm。如果你用错了QFP-64的封装，那48个引脚怎么也对不上。
怎么确保封装不出错？
Altium提供了几种方式来管理封装：
IPC Compliant Footprint Wizard
内置向导可根据芯片类型自动生成符合IPC标准的封装，尤其适合QFN、QFP这类精细间距器件。封装管理器（Footprint Manager）
快捷键Tools → Footprint Manager，可以批量查看、修改、验证所有元件的封装关联状态。3D模型嵌入
高级玩法：给关键元件加上STEP模型，在PCB编辑器里实时预览立体装配效果，防止结构干涉。
⚠️血泪教训：某次我忘了给Type-C接口加3D模型，结果打样回来发现顶壳顶不住——插头插进去会顶起外壳！从此以后，凡是涉及机械配合的元件，我都强制要求加3D模型。
自动化辅助：用脚本提升效率
对于重复性工作，比如创建一系列电阻电容封装，可以用Altium的脚本功能自动化处理。
// 示例：通过Delphi Script创建一个0805封装的焊盘 Procedure Create0805Pad; Var Pad : IPCB_Pad; Begin Pad := PCBServer.PCBObjectFactory(ePadObject, eNoDimension, eCreate_New); Pad.Shape := eRoundRectangle; Pad.SizeX := MilsToCoord(80); // 80mil ≈ 2.03mm Pad.SizeY := MilsToCoord(60); // 60mil ≈ 1.52mm Pad.HoleSize := 0; // SMT无孔 Pad.Layer := eTopLayer; CurrentPCB.AddPCBObject(Pad); End;虽然日常设计不用天天写代码，但在批量建库、封装审查时，这类脚本能省下大量时间。
第三步：空间规划——PCB布局的艺术
当你点击Design → Update PCB Document，所有元件哗啦一下跳到PCB界面外，像一群没排好队的学生等着你安排座位。
这时候，布局（Placement）就成了决定成败的第一战。
布局不是随便摆，而是有逻辑的排兵布阵
记住这几个黄金原则：
| 元件类型 | 布局建议 |
|---|---|
| MCU | 放在板子中央，方便各信号辐射出去 |
| 晶振 | 紧靠MCU时钟引脚，下方禁止走线，且周围留出完整地平面 |
| LDO/电源芯片 | 靠近电源输入接口（如Micro USB或排针），减少大电流路径损耗 |
| 连接器 | 固定在边缘，对应机箱开孔位置 |
| 发热元件 | 远离敏感模拟电路，靠近边缘利于散热 |
实战技巧：先大后小，先难后易
我的习惯是按照优先级排序：
1.固定位置元件：如USB接口、按键、LED灯，它们的位置常由外壳决定；
2.核心器件：MCU、晶振、电源芯片；
3.去耦电容：每个电源引脚旁边放0.1μF陶瓷电容，越近越好；
4.其他阻容：最后安排。
Altium有个超实用的功能叫Interactive Placement（交互式推挤），开启后移动元件时会自动推开周围的障碍物，就像“磁力排斥”一样，极大提升布局流畅度。
第四步：走线实战——让电流安全通行
终于到了最激动人心的环节：布线（Routing）。
Altium支持手动、半自动（Push-and-Shove Routing）和全自动布线。但我建议：关键信号一定手动布，其余可用交互式辅助完成。
布线之前，先设规则！
这是大多数新手忽略的关键一步。Altium的强大之处在于“规则驱动设计”。你不设规则，它就不知道什么是“对”。
打开Design → Rules，重点设置这几项：
| 规则类别 | 推荐值 | 说明 |
|---|---|---|
| Width | 信号线8~10mil，电源线≥20mil | 根据电流估算线宽 |
| Clearance | ≥6mil | 保证制程安全 |
| Differential Pairs | USB D+/D- 设为90Ω±10%差分阻抗 | 高速信号必备 |
| Length Matching | 时钟/数据线误差<50mil | 同步信号需等长 |
设置完成后，布线过程中任何违规都会被高亮提示，真正做到“防患于未然”。
关键信号怎么布？
🔹 晶振电路
- 使用最短路径连接；
- 下方铺完整地平面，不走其他信号；
- 加一圈接地过孔形成“法拉第笼”，抑制干扰；
- 两个负载电容紧挨晶振放置。
🔹 SWD调试接口
- SWCLK与SWDIO尽量平行等长；
- 若长度差异大，使用Interactive Length Tuning工具添加蛇形走线补偿；
- 距离MCU不超过5cm，避免信号衰减。
🔹 电源路径
- 3.3V走线加粗至20~30mil；
- 每个IC电源入口处并联0.1μF去耦电容；
- 可考虑局部覆铜（Polygon Pour），降低阻抗。
第五步：结构优化——多层板与电源平面设计
虽然我们这次做的是双层板（成本低、打样快），但有必要了解一下四层板的经典层叠结构，因为它几乎是现代高速电路的标准配置。
典型四层板堆叠顺序：
Layer 1: Top Signal（信号层） Layer 2: Ground Plane（完整地平面） Layer 3: Power Plane（电源平面） Layer 4: Bottom Signal（信号层）这种结构的优势非常明显：
- 地平面为所有信号提供低阻抗回流路径；
- 电源平面稳定供电，减少电压波动；
- 信号层紧邻参考平面，有利于控制阻抗；
- 显著降低EMI辐射。
📌重要提醒：高速信号（如时钟、USB、SPI）应优先布在Top层，并确保其下方是连续的地平面。避免跨越分割区域，否则回流路径中断会导致严重噪声。
双层板也能做得好
如果你坚持用双层板（比如为了省钱），也可以通过以下方式弥补：
- 底层大面积铺地铜（GND Polygon Pour），并通过多个过孔与顶层地网络连接；
- 关键信号走顶层，底层主要走地线和少量非关键信号；
- 在晶振、MCU、LDO下方多打热过孔，增强散热。
最后一步：交付生产——输出Gerber与装配资料
板子画完了，不代表结束。真正的考验是：工厂能不能照着你的文件把板子做出来？
输出哪些文件？
在Altium中使用File → Fabrication Outputs → Gerber Files导出以下内容：
| 文件后缀 | 含义 |
|---|---|
.GTL | Top Layer（顶层线路） |
.GBL | Bottom Layer（底层线路） |
.GTS | Top Solder Mask（顶层阻焊） |
.GBS | Bottom Solder Mask（底层阻焊） |
.GTO | Top Overlay（顶层丝印） |
.GBO | Bottom Overlay（底层丝印） |
.GKO | Keep-Out Layer（板框） |
.TXT | NC Drill File（钻孔文件） |
建议选择RS-274X格式（含内嵌D-code），避免厂家读错。
别忘了这些附加文档
- BOM清单（Bill of Materials）：列出所有元器件型号、数量、封装、供应商信息；
- 装配图（Assembly Drawing）：标明每个元件的位置和极性，方便手工焊接；
- 测试点列表：便于后期调试和飞针测试。
遇到问题怎么办？三个真实案例分享
❌ 问题1：晶振不起振
现象：程序烧不进去，怀疑是复位问题，排查半天才发现是晶振没起振。
根因分析：底层有几根信号线从晶振正下方穿过，破坏了地平面完整性，导致振荡不稳定。
解决方案：
- 删除晶振区域下方的所有走线；
- 在晶振周围添加接地过孔阵列；
- 重新铺地铜，确保该区域地平面完整连续。
✅经验总结：所有高频时钟源下方禁止走线，哪怕只是数字信号也不行！
❌ 问题2：SWD无法识别
现象：J-Link能检测到设备，但经常断连。
根因分析：SWCLK比SWDIO短了将近150mil，造成时序偏移。
解决方案：
- 使用Tools → Interactive Length Tuning；
- 在较短的SWDIO线上添加蛇形走线；
- 调整至两根线长度差小于20mil。
✅经验总结：同步信号必须等长！尤其是高速接口如SPI、DDR等。
❌ 问题3：AMS1117发烫严重
现象：输入5V，输出3.3V，带载100mA时温升超过60°C。
根因分析：压差1.7V × 电流0.1A = 功耗0.17W，而焊盘散热面积太小，热阻过高。
解决方案：
- 扩大GND焊盘连接面积；
- 在底部GND区域增加4个热过孔，连接到底层地平面；
- 改善PCB整体散热路径。
✅经验总结：LDO不是“即插即用”，要考虑功耗与散热设计！
写在最后：从能用到好用，只差一个细节的距离
做完这块板子，你可能觉得：“哦，也就点亮了个LED。”
但真正重要的，是你经历了完整的工程闭环：构思 → 设计 → 验证 → 修正 → 输出。
这才是硬件工程师的核心能力。
Altium Designer不仅仅是一个画图工具，它更像是一位严谨的“设计教练”——你每走一步，它都在问：“你确定要这么做吗？”、“这个网络真的连上了吗？”、“这条线够宽吗？”
正是这种规则先行、预防为主的设计哲学，让我们能在复杂系统中保持清醒，少走弯路。
未来如果你想挑战更高阶的内容，比如：
- DDR内存布线（需要严格的等长与时序控制）；
- RF射频电路（关注阻抗匹配与隔离）；
- 刚柔结合板（Rigid-Flex）设计；
Altium也都提供了相应的仿真与设计支持。
所以，不妨从这一块小小的STM32最小系统板开始，把它打样回来，焊上元件，下载程序，看着那个小小的LED闪烁起来——那一刻你会明白：
每一个伟大的电子产品，都是从这样一块朴素的PCB开始的。
如果你在实现过程中遇到了其他挑战，欢迎在评论区分享讨论。我们一起把“看得见的电路”，变成“跑得通的系统”。