C++：无锁链表（附带源码）
2026/1/12 6:46:01
从零开始：用FPGA亲手实现逻辑门的完整实践指南
你有没有想过，计算机里那些“0”和“1”的世界，到底是怎么运作的？
我们每天使用的手机、电脑、智能设备，本质上都建立在最基础的逻辑运算之上——而这些运算，正是由一个个小小的逻辑门构成的。
今天，我们就从头开始，带你用一块FPGA开发板，亲手搭建与门、或门、非门、异或门。这不是理论课，而是一次完整的工程实践：写代码、烧程序、按开关、看LED亮灭，一步步验证你对数字电路的理解是否正确。
这不仅是一个入门项目，更是培养“硬件思维”的关键一步。
为什么初学者应该从逻辑门开始？
很多人学FPGA，一上来就想做UART通信、图像处理甚至跑Linux系统。结果往往是：代码抄了一堆，却不知道信号是怎么从引脚进来的，更不清楚为什么某个灯该亮却不亮。
真正的起点，其实是最简单的组合逻辑。
因为：
- 所有复杂的数字系统，归根结底都是由与、或、非这些基本门组成的；
- 实现它们不需要时钟、不涉及时序，避免了初学者最容易混淆的概念干扰；
- 输出可以直接观测（比如LED），反馈即时，调试直观；
- 它迫使你去理解HDL语言的本质——不是写软件，而是“描述硬件”。
换句话说，你能把一个与门搞明白，才有可能搞懂状态机；你能让四个LED准确反映真值表，才有底气去做更复杂的设计。
FPGA是如何“装下”一个逻辑门的？
我们常说“在FPGA上实现逻辑门”，但FPGA芯片内部并没有现成的与门、或门等着你调用。它是怎么做到的？
答案是：查找表（LUT, Look-Up Table）。
LUT：FPGA里的“万能逻辑盒”
现代FPGA的基本逻辑单元中，核心就是一个小型RAM——通常是4输入或6输入的查找表。这个LUT可以存储一个布尔函数的所有输出结果。
举个例子：你要实现一个2输入与门。
它的真值表是这样的：
| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
我们将这四个输出值按顺序排列成二进制数：4'b1000（注意：地址通常按A[1:0] = {B,A}排序）。把这个值写入LUT，再把输入A和B连接到LUT的地址线上，那么每次输入变化时，LUT就会自动输出对应的Y值——相当于实现了与门功能。
✅ 小知识：FPGA中的“门”不是物理存在的，而是通过配置LUT内容来模拟出来的。同一个LUT，只要换一组数据，就能变成或门、异或门甚至更复杂的逻辑。
这种方式带来了极大的灵活性——同一块芯片，可以通过下载不同的比特流文件，瞬间变成功能完全不同的电路。
Verilog不是编程，是“画电路”
很多初学者把Verilog当成C语言来学，这是最大的误区。
在软件中，a & b是一条指令，在某个时刻被执行；而在Verilog中，assign and_out = a & b;描述的是一个持续存在的硬件连接关系——就像你在面包板上把两个导线接到一个与门芯片的输入端一样。
来看一段真正可综合的代码：
module logic_gates ( input a, input b, output and_out, output or_out, output not_a, output xor_out ); assign and_out = a & b; // 硬件连线：a和b接在一个与门上 assign or_out = a | b; // 或门 assign not_a = ~a; // 非门 assign xor_out = a ^ b; // 异或门 endmodule这段代码没有if、没有循环、没有延迟语句。它描述的就是四组并行工作的逻辑门，每个输出都实时跟随输入变化。
⚠️ 注意事项：
-assign只能用于wire类型，表示连续赋值；
- 所有输入输出必须明确声明方向；
- 模块名最好与文件名一致，否则某些工具会报错。
这个模块虽然简单，但它已经是一个完整的数字电路了。接下来我们要做的，就是把它“下载”到FPGA里去运行。
动手实战：从代码到LED亮起
我们现在进入实际操作环节。假设你有一块常见的FPGA开发板（如Altera Cyclone IV系列或Xilinx Artix-7），配备若干按键开关和LED。
第一步：创建工程
打开你的EDA工具（推荐Intel Quartus Prime或Xilinx Vivado），新建一个工程：
- 命名为
basic_logic_gates - 选择目标器件（根据开发板型号）
- 添加上面的Verilog文件作为设计源
第二步：引脚约束（Pin Assignment）
这是新手最容易出错的地方！
你需要告诉工具：“我写的a对应哪个物理引脚？”、“and_out接的是哪个LED？”
以Quartus为例，在Pin Planner中进行如下分配（具体引脚号需查阅开发板手册）：
| 信号名 | 引脚名称 | 备注 |
|---|---|---|
| a | PIN_10 | 接拨码开关SW0 |
| b | PIN_11 | 接拨码开关SW1 |
| and_out | PIN_20 | 接LED0 |
| or_out | PIN_21 | 接LED1 |
| not_a | PIN_22 | 接LED2 |
| xor_out | PIN_23 | 接LED3 |
🔍 提示：不同开发板IO标准可能不同（如3.3V LVCMOS），确保电平匹配，避免烧毁元件。
第三步：编译与生成比特流
点击“Start Compilation”，工具将依次完成以下步骤：
- 分析与综合（Analysis & Synthesis）
检查语法，将Verilog转换为门级网表。 - 布局布线（Fitter）
把逻辑映射到具体的LUT和布线资源上。 - 时序分析（Timing Analyzer）
虽然本例无时钟，但仍会检查最大路径延迟。 - 生成编程文件（Assembler）
输出.sof（SRAM Object File）或.bit文件，用于下载。
如果一切顺利，你会看到“Full Compilation Successful”。
第四步：下载验证
通过JTAG线缆（如USB-Blaster或Platform Cable）连接PC与开发板，打开Programmer工具，加载生成的文件，点击“Run”。
下载完成后，尝试切换SW0和SW1，观察LED的变化：
| SW0 (A) | SW1 (B) | LED0 (AND) | LED1 (OR) | LED2 (!A) | LED3 (XOR) |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 |
如果LED表现符合预期，恭喜你！你刚刚完成了一个真实的数字电路设计。
常见问题排查清单
即使一切都照着做，也可能遇到问题。以下是几个高频“坑点”及应对策略：
❌ LED完全不亮？
- ✅ 检查电源是否正常供电（开发板电源指示灯亮吗？）
- ✅ 查看引脚是否分配错误（特别是GPIO编号容易搞混）
- ✅ 确认LED是共阳还是共阴？如果是共阳，低电平才会点亮
❌ 输出逻辑混乱？
- ✅ 输入信号是否有抖动？机械按键需要加消抖电路（后续可用计数器实现）
- ✅ 是否误用了寄存器类型？例如在
assign中使用了reg变量 - ✅ 综合报告中有无警告？例如未驱动的输出或悬空的输入
❌ 编译失败？
- ✅ 文件名是否与模块名一致？（如
logic_gates.v内含module logic_gates） - ✅ 是否漏了分号、括号不匹配？
- ✅ 是否用了不可综合的语句？如
initial begin ... end
💡 秘籍：善用RTL Viewer查看综合后的电路结构。在Quartus中点击 Tools → Netlist Viewers → RTL Viewer，你可以看到工具真的把你写的代码变成了四个独立的逻辑门符号！
进阶思考：不只是“点亮LED”
当你掌握了基础逻辑门的实现，下一步可以尝试更有挑战性的任务：
✅ 模块化设计
把每种逻辑封装成独立子模块，主模块负责例化和连接：
module and_gate(input a, input b, output y); assign y = a & b; endmodule // top_module中例化 and_gate u1 (.a(sw0), .b(sw1), .y(led_and));这样更接近真实工程项目结构。
✅ 加入测试平台（Testbench）
编写仿真文件，验证功能正确性，无需依赖硬件：
module tb_logic_gates; reg a, b; wire and_out, or_out, not_a, xor_out; logic_gates uut (.a(a), .b(b), .and_out(and_out), .or_out(or_out), .not_a(not_a), .xor_out(xor_out)); initial begin $dumpfile("wave.vcd"); $dumpvars(0, tb_logic_gates); a = 0; b = 0; #10; a = 0; b = 1; #10; a = 1; b = 0; #10; a = 1; b = 1; #10; $finish; end endmodule配合ModelSim等工具，可以看到完整的波形图。
✅ 扩展为多功能逻辑单元
增加一个模式选择信号，用多路选择器动态切换输出哪种逻辑：
input [1:0] sel; // 00: AND, 01: OR, 10: XOR, 11: NOT A always @(*) begin case(sel) 2'd0: result = a & b; 2'd1: result = a | b; 2'd2: result = a ^ b; 2'd3: result = ~a; default: result = 1'bx; endcase end这已经有点“可编程逻辑”的味道了。
写在最后：建立“硬件思维”
做完了这个小实验，希望你能体会到一点不同于软件编程的独特感受：
- 在CPU里，
a & b是一条指令，按顺序执行； - 在FPGA里，
a & b是一个永远存在的实体，只要有电，它就在那里工作； - 多个逻辑同时运行，互不影响——这才是真正的并行处理；
- 信号传播需要时间，走线长短会影响性能——这就是物理约束。
这些特性，构成了所谓的“硬件思维”。它是通往高级数字系统设计的大门钥匙。
无论你是电子专业的学生，还是转行想进入嵌入式或IC领域的开发者，动手实现第一个逻辑门，是你迈入可编程逻辑世界的真正第一步。
别急着追大项目，先把基础打牢。下次当你看到一个复杂的IP核或SoC架构时，你会知道：它们也不过是由无数个这样的“与门”搭起来的。
现在，拿起你的开发板，重新烧一次程序，再看一眼那几个闪烁的LED吧——那是你亲手构建的数字世界的第一缕光。
如果你在实现过程中遇到了其他挑战，欢迎在评论区分享讨论。