DFT笔记41

5.2.1.6 False Paths看不太懂这个情况但可以用两种方法解决0-control point1-control point5.2.1.7 Critical Paths关键路径关键路径是时序敏感的路径所以不能把额外的门加入到这种路径中因为会造成关键路径的延迟所以为了去掉unknown信号建议加上外部的输入pin给选定的组合逻辑电路比如反相器、与门、或门以便最小化额外的delay。组合逻辑电路就被转化为下图的0-control point和1-control point5.2.1.8 Multiple-Cycle Paths多循环路径其实就是普通的功能通路只不过输出是需要循环走过这个路径几遍之后才能给出所以建议用0-control point1-control point或者hold住特定的scan cell的输出状态5.2.1.9 Floating Ports几个地方不要出现Floating Portsprimary inputs (PIs)primary outputs (POs)internal modules的输入5.2.1.10 Bidirectional I/O Ports双向的IO端口要固定成输入或者输出下图是将IO强制为输出模式5.2.2 Re-Timing因为TPG和ORA都离CUT有一段距离可能时序上因为时钟的偏移发生竞争冒险所以建议在TPG和CUT以及CUT和ORA之间加入re-timing logic包括一个下降沿触发的pipelining register (D flip-flop)和一个上升沿触发的pipelining register (D flip-flop)如下图其中CK1、CK2、CK3三个时钟都属于同一个时钟树。5.3 TEST PATTERN GENERATION在LBIST中in-circuit TPGs通常是通过linear feedback shift registers (LFSRs)产生向量或者序列。三种测试方式exhaustive testing可以保证single-stuck和multiple-stuck fault的100%测试覆盖率对于有n个输入的组合逻辑电路就需要个pattern电路太大的话耗时就太长了pseudo-random testing只需要个pattern的子集但是需要用故障仿真确定一下具体的故障覆盖率比较耗时pseudo-exhaustive testing如果既想保证100%的故障覆盖率又想节省时间就可以用这个方法只需要或者-1个pattern这里面w是指电路的输出取决于最多w个输入LFSR的分为下面两类Standard LFSR下图展示的是一个n-stage standard LFSR由n个D flip-flops和一定数量的exclusive-OR (XOR) gates组成因为XOR门被放在外部的反馈路径上所以这个方法也叫external-XOR LFSRModular LFSR下图展示的是一个n-stage modular LFSR​​​​​​​与标准方法不同这里的XOR门放在两个相邻的D flip-flops之间所以这种方法又叫做internal-XOR LFSRmodular LFSR比standard LFSR跑得快下面讲讲LFSR的特性。LFSR的每张图都可以用下面n次特征多项式表达其中hi可以是0可以是1取决于反馈回路存不存在Si代表n-stage LFSR经过i次移位后的内容多项式变为如果T是f(x)能除开1的最小整数那么T就是LFSR的周期如果T -1那么这个n-stage LFSR就生成了maximum-length sequence这个LFSR就叫做maximum-length LFSR。下面举个例子下图a和b是four-stage standard和modular LFSRs那它们的特征多项式就分别是1和1x如果S0是{0001}或者说生成的测试序列如上面图c和d因为c是在6个pattern后重复的d是在15个pattern后重复的那么LFSR的周期分别是6和15进一步说明1可以被1除开1可以被1x除开。针对图d15刚好是那么LFSR就是最长LFSR了。Hybrid LFSR一种升级的LFSR。前面讲了一堆公式没怎么理解直接看下面这个例子和图例解说*其中^表示XOR门在反馈路径上下表列出了次数不超过100的初代多项式的一个集合它们可以用于构建最小长度的LFSR。还有一些其他的多项式可以参考一些文献得知。