模拟IC设计实战：从零构建一个CMOS工艺下的低压带隙基准

1. 带隙基准电路的核心原理我第一次接触带隙基准电路是在设计一款物联网传感器芯片时当时需要为ADC模块提供一个稳定的0.8V参考电压。传统1.2V带隙基准在1V电源下根本无法工作这让我不得不深入研究低压带隙基准的设计方法。带隙基准的核心思想其实很巧妙——就像在冬天穿衣服一样我们需要把保暖内衣和防风外套结合起来。这里的保暖内衣就是具有负温度系数的VBE电压约-1.5mV/℃而防风外套则是正温度系数的ΔVBE电压约0.087mV/℃。通过精确配比这两种电压就能得到几乎不受温度影响的基准电压。具体到CMOS工艺我们通常使用寄生PNP管来实现。这些寄生管本质上就是衬底PNP虽然性能不如标准双极型晶体管但在现代CMOS工艺中已经足够好用。我实测过TSMC 40nm工艺下的寄生PNP其电流增益β大约在5-10之间对于带隙基准应用完全够用。2. 低压设计的挑战与突破当电源电压降到1V以下时传统带隙基准就遇到了大麻烦。想象一下你要用0.8V的电源产生1.2V的基准电压这就像试图用一杯水注满一个更大的杯子根本不可能。这时候就需要特殊的低压架构。Banba电流模结构是我最推荐的低压解决方案。它巧妙地将电压求和改为电流求和就像把一个大包裹拆分成几个小件运输。具体实现时运放的输出不再直接驱动电阻网络而是通过电流镜来分配电流。这样基准电压可以表示为Vref VBE (R2/R1)*VT*lnN通过调节电阻比很容易就能得到0.5-0.8V的低压基准。我在最近的一个可穿戴设备项目中就用这种结构实现了0.6V基准温度系数控制在25ppm/℃以内。3. 关键电路模块设计要点3.1 启动电路设计新手最容易忽视的就是启动电路。有一次我的芯片在低温测试时出现了10%的失效率排查后发现就是启动电路设计不当。好的启动电路应该满足上电时能可靠触发主电路工作正常工作后要完全断开避免干扰在不同工艺角下都要稳定工作我常用的方法是采用栅极接地的NMOS作为启动管配合一个小电容形成延时。实测表明这种结构在-40℃到125℃都能可靠工作。3.2 运放设计带隙基准中的运放可不是随便选个结构就行。考虑到PSRR要求我建议使用两级运放第一级采用折叠共源共栅结构增益80dB以上第二级用Class AB输出确保驱动能力补偿电容要仔细计算我一般取5-10pF特别注意输入对管的匹配失配会导致基准电压出现系统性偏移。我的经验是采用共质心版图栅极面积至少50μm²。4. 版图设计与工艺考量在40nm工艺下做带隙基准最大的挑战是低电压下的器件匹配。我总结了几点关键经验电阻布局要采用叉指结构避免梯度效应。多晶硅电阻的匹配精度最好能做到0.1%。寄生PNP管要加足够的dummy器件我通常会在四周各放两个dummy。电源走线要足够宽特别是给运放供电的线路。在1V电压下10mA电流就需要至少2μm宽的顶层金属。衬底接触要充足避免闩锁效应。我的经验是每100μm距离就要有一个衬底接触。最近一个项目中的实测数据显示良好的版图设计可以将基准电压的工艺波动从±5%降低到±1.5%。5. 仿真验证方法仿真不是跑个DC分析就完事了。完整的验证流程应该包括温度扫描从-40℃到125℃步长20℃。注意观察曲线是否平滑任何突变都可能是电路隐患。蒙特卡洛分析至少跑100次关注3σ范围内的波动。我通常会调整电阻比例使μ值正好落在目标电压上。电源抑制比测试从DC到10MHz扫频1V电源下PSRR在低频应大于60dB。噪声分析集成带宽从10Hz到100kHz好的设计应该能控制在50μVrms以内。记得保存所有仿真条件脚本我吃过参数丢失的亏。现在我的仿真目录结构是这样的/bandgap /simulations /temp_analysis /monte_carlo /noise /data /20230701_tsmc40lp6. 实际项目中的调优技巧在最近的一个蓝牙SoC项目中我们遇到了基准电压随电源变化的难题。经过反复调试发现几个关键点电流镜的栅极漏电在高温下会变得明显。解决方法是在电流镜栅极加一个小型保护环。电阻的温度系数会影响整体性能。我们最终选择了温度系数更稳定的HRP电阻虽然面积会大一些。电源上电速度也有影响。快速上电1μs时启动电路可能来不及响应。我们在芯片中增加了上电延时电路。调试过程中最实用的工具是芯片内部的测试点。建议在设计时就预留几个关键节点的测试端口比如运放输出、电流镜节点等。